[테크 리포트] 더 작은 공간에서 더 큰 전류를…AI 시대가 요구하는 듀얼 페이즈 DrMOS

생성형 AI·LLM 확산으로 데이터센터 컴퓨팅 성능 경쟁이 가속화하고 있다.

이와 함께 GPU·AI 가속기·ASIC 연산 성능의 빠른 향상이 이어지면서 AI 시스템의 핵심 설계 과제로 전력이 부상하고 있다.

특히 최신 AI 프로세서의 한 소켓 전류 요구량은 1000~2000A에 이르며, 제한된 공간에서 대전류의 안정적 공급이 필요하다.

이에 따라 전력 반도체 용량 확대만으로는 대응이 불충분하며, 전력변환 효율·PCB 면적·발열의 동시 해결이 과제로 제기된다. AI 컴퓨팅 경쟁의 축도 연산 속도 경쟁에서 막대한 전력의 소형·고효율 공급 경쟁으로 확장되고 있다.

VRM(Voltage Regulator Module)은 AI 프로세서용 저전압·대전류 전원 공급의 핵심 장치다. AI 프로세서의 요구 전류가 증가하면 단일 전력단이 전체 부하를 처리하는 데 한계가 생긴다. 이에 따라 부하 전류를 분산하기 위한 다상(Multi-Phase) 구조가 필요해진다.

다상 구조는 각 전력단으로의 전류 집중을 완화한다. 또 열을 분산하고 출력 리플을 줄이는 데 도움이 된다. 과도응답 특성을 개선하는 데도 유리하다.

이 같은 특성으로 고성능 AI 시스템에서는 16상·24상·그 이상 전원 구조에 대한 요구가 나온다. 다상 전원 구조의 확대가 필요한 상황이다.

그러나 공간 제약은 문제 요인으로 작용한다. AI SoC·ASIC의 집적도와 복잡성은 지속 상승하고 있지만 PCB 면적은 무한정 확대할 수 없다. 이에 따라 전원 설계에서는 제한된 공간 내에 더 많은 전력단을 배치하면서 동시에 더 큰 전류를 처리해야 하는 과제가 제기된다.

AI 시스템의 전원 설계에서는 경쟁 요소가 효율 중심에서 전력밀도의 중요성이 확대되는 방향으로 바뀌고 있다. 전력밀도는 단위 면적당 전력 처리량을 뜻하며, 제한된 면적에서 더 큰 전력을 다루는 능력이 중요해지고 있다.

이런 요구에 대응하는 기술 사례로는 듀얼 페이즈(Dual-Phase) DrMOS가 거론된다. 듀얼 페이즈 DrMOS는 2개 전력단의 일체화를 뜻하며, DrMOS는 드라이버·MOSFET을 단일 패키지로 통합한 구조다.

DrMOS의 목적은 전력밀도 향상이다. DrMOS는 반도체 공정·패키징 기술 발전을 기반으로 동일 또는 더 작은 공간에서 더 많은 전류를 처리하는 방향으로 발전해 왔다.

2017년경에는 5㎜×6㎜ 패키지의 전류 처리 능력이 약 70A 수준이었다. 이후 실리콘·열 설계 기술 발전 결과 전류 처리 능력이 90A로 향상됐다.

이후에는 90A를 유지한 채 패키지를 4㎜×6㎜로 축소하는 변화가 이어졌다. 이 같은 패키지 축소 효과로 고전류 전력단을 프로세서에 근접 배치할 수 있게 됐다.

AI 전원 설계에서는 전력단 집적도 향상이 변화의 한 축으로 이어지고 있다. 그 연장선에서 전력단 2개를 단일 패키지에 집적한 듀얼 페이즈 DrMOS가 등장했다.

이 제품은 싱글 페이즈 DrMOS 2개를 개별 배치하는 구성 대신 단일 패키지에서 2상을 구현하는 방식이다. 5㎜×5㎜ 패키지의 성능은 60A+60A이며, 6㎜×6㎜ 패키지의 성능은 90A+90A다.

듀얼 페이즈 DrMOS는 이 같은 구성을 통해 PCB 점유 면적 감소와 부품 수 감소를 가능하게 한다. 동시에 높은 출력 전류를 확보한다.

이런 이점은 AI 시스템의 전원부 복잡도가 커질수록 더 크게 작용한다. AI 시스템 전원부는 16상, 24상 이상으로 구성되는 사례가 있으며, 복잡한 AI 시스템일수록 공간 절감 가치가 확대된다.

AI 전원 설계 변화의 다른 한 축은 입력전압 최적화다. 일반적 기준은 16V 입력 제품이며, 최근에는 최대 8V 입력을 지원하는 저전압 듀얼 페이즈 DrMOS가 등장했다.

낮은 입력전압 활용 효과로는 스위칭 손실 감소와 저전압 코어 레일에 적합한 듀티 사이클 구현이 제시된다. 그 결과 전력변환 효율 향상에 유리하다.

MPS 실험 결과에 따르면 동일 조건 비교에서 저전압 공정 적용 듀얼 페이즈 DrMOS 솔루션은 기존 고전압 공정 기반 듀얼 DrMOS 대비 효율이 약 2% 우위로 나타났다.

이번 비교는 동일 조건에서 이뤄졌으며, 저전압 공정 적용 듀얼 페이즈 DrMOS 솔루션이 기존 고전압 공정 기반 듀얼 DrMOS보다 더 높은 효율을 보였다.

AI 전원 시스템의 전류 처리 규모는 수백~수천 암페어에 이른다. 이에 따라 소폭 효율 차이도 전체 시스템 전력 손실에 영향을 미치고, 소폭 효율 차이도 발열에 영향을 미친다.

이 때문에 차세대 AI 시스템의 과제는 대전류 공급만으로는 불충분하다는 점으로 제시된다. 차세대 AI 시스템의 중요 요소로는 입력전압 최적화, 전력단 구조 최적화, 전력변환 단계 최적화가 함께 꼽힌다.

전력 밀도 상승에 따라 부각되는 문제는 발열이다. 같은 PCB 면적에서 전류 처리량이 증가하면 단위 면적당 열도 증가한다.

결국 반도체 자체 효율 개선이 필요하며, 발생한 열의 외부 전달 효율이 시스템 성능을 좌우하고 시스템 신뢰성도 좌우한다.

열 관리 강화를 위한 패키지 접근 방식 중 하나로 '상단 노출형(Exposed Top)' 패키지가 제시된다. 이 패키지는 패키지 상단이 노출되는 특성을 갖는다. 기존 오버몰디드(Overmolded) 패키지와의 차이는 상단 노출 여부에 있다.

상단 노출 효과는 실리콘에서 외부 환경 또는 히트싱크 연결로 이어지는 낮은 열저항 경로를 제공하는 데 있다. 상단 노출형 구조에서는 DrMOS 상단에 히트싱크를 직접 연결할 수 있다. 또한 DrMOS 상단에 열 인터페이스 소재(TIM)를 직접 연결할 수 있다.

이 구조는 기존 PCB 방향 방열 경로 외에 패키지 상단 배출 경로를 확보해 냉각 경로를 추가한다. 이에 따라 PCB의 열 집중을 완화하는 효과가 있다. 아울러 제한된 공간에서 더 높은 전력 밀도 구현을 지원한다.

그 결과 AI 시스템에서 반도체 패키지의 역할은 칩 보호 구조물을 초과하는 방향으로 변화하고 있다. AI 시스템에서 반도체 패키지는 시스템 전력 밀도와 열 성능을 결정하는 설계 요소로 진화하고 있다.

AI 프로세서 연산 성능 경쟁이 지속될 전망이어서 GPU·SoC·ASIC의 요구 전류가 증가할 가능성이 있다. 다만 PCB 공간에는 물리적 한계가 있고, 시스템 냉각 능력에도 물리적 한계가 있다.

이 때문에 차세대 AI 전원 설계의 과제는 높은 출력 전류에 있다. 차세대 AI 전원 설계에서는 전력단 집적도·PCB 면적·전력 변환 효율·열관리를 함께 고려해야 하며, 개별 요소가 아닌 시스템 단위로 통합해 고려해야 한다.

듀얼 페이즈 DrMOS는 이러한 변화에 대응하는 기술적 접근 중 하나다. 듀얼 페이즈 DrMOS는 2개 상을 하나의 패키지에 통합한 구조로, 제한된 공간에서 높은 전류를 공급한다. 또한 입력전압과 패키지 기술을 동시에 최적화하는 방식으로 효율과 열 성능을 개선할 수 있다.

MPS 역시 이러한 AI 전원 아키텍처 변화에 대응해 DrMOS 포트폴리오와 인텔리 페이즈(Intelli-Phase) 포트폴리오를 확대하고 있다.

MPS의 MP87595는 3~16V 입력 범위를 지원하며 각 상 최대 90A 연속 전류를 지원한다. 듀얼 페이즈 기준으로는 최대 180A 연속 전류를 지원하며, 이를 단일 패키지로 구현했다. 이를 통해 제한된 PCB 공간에서 AI 프로세서용 고전류 공급 효율을 높이는 데 초점을 맞췄다.

MP87597은 6㎜×6㎜ 소형 패키지를 적용했으며 각 상 최대 100A 연속 전류를 지원한다. 듀얼 페이즈 기준으로는 최대 200A 연속 전류를 지원하고, 최대 8V 입력전압을 지원한다. 이 제품은 고전류·고전력 밀도 요구가 높은 AI 전원 설계에 대응하도록 설계됐다.

AI 반도체의 성능 고도화에 따라 전력 기술의 중요성은 더욱 커지고 있다. 전력은 AI 시스템에서 주변 요소가 아니라 성능·효율·확장성을 결정하는 핵심 기술로 부상하고 있다. 향후 AI 경쟁 요소는 연산 성능뿐 아니라 대규모 전력을 소형·고효율로 공급하는 역량으로도 확대되고 있다.

MPS는 고집적·고효율 전력 기술을 보유하고 있으며 폭넓은 솔루션 포트폴리오도 갖추고 있다. 회사는 이를 바탕으로 변화에 대응하고 차세대 AI 컴퓨팅용 전력 아키텍처의 진화를 지속 지원하겠다는 의지를 밝혔다.

출처: 테크월드뉴스 · 정태훈 MPS 기술 지원 이사
원문: https://www.epnc.co.kr/news/articleView.html?idxno=407702

참고자료

• https://www.epnc.co.kr/news/articleView.html?idxno=407702