TSMC ‘CoWoS-L’에 인텔 ‘EMIB-T’ 도전…승부 가를 ‘수율’ 경쟁

AI 반도체 대형화를 배경으로 첨단 패키징 시장의 경쟁 구도가 급변하고 있다. 1일 업계 전언에 따르면 AI 반도체가 대규모화하면서 2.5D 패키징의 과제로 패키지 크기 확대가 부각되고 있다. 트렌드포스는 엔비디아의 2026년 하이엔드 GPU 출하량이 전년 대비 약 30% 증가할 것으로 전망했고, AMD는 2026년 하반기부터 'Instinct MI400·MI450' 시리즈 전개를 본격화할 것으로 내다봤다.

이런 흐름 속에서 TSMC의 'CoWoS-L'은 대형 AI 반도체를 중심으로 시장의 주류를 지속할 것으로 전망된다. 동시에 인텔의 'EMIB-T'는 대안 기술로 부상하고 있다.

향후 경쟁의 핵심 변수는 패키지 대형화 대응 기술력과 수율로 꼽힌다. AI 반도체가 커지면서 2.5D 패키징에서도 더 큰 패키지를 구현하는 문제가 중요해진 가운데, 첨단 패키징 시장의 경쟁은 이들 요소를 중심으로 전개되고 있다.

CSP들이 맞춤형 ASIC 확대에 나선 가운데 구글은 'TPU v7' 전환을 추진하고, AWS는 'Trainium v3' 전환을 추진하고 있다. 이와 함께 AI 반도체의 연산 성능 증대와 AI 반도체 탑재 HBM 수 증가가 함께 진행되고 있다.

이 같은 흐름 속에서 첨단 패키징 기술 중요성 확대가 나타나고 있다. 현재 AI 반도체에는 TSMC 'CoWoS-S'가 광범위 활용되고 있으며, 'CoWoS-S'는 연산 다이와 HBM을 실리콘 인터포저로 연결하는 구조다.

다만 연산 다이 대형화와 HBM 탑재량 증가로 패키지 대형화가 이어지면서 실리콘 인터포저 크기 확대가 불가피해지고 있다. 'CoWoS-S'는 마이크로 범프로 다이·HBM·실리콘 인터포저를 연결하는 만큼, 패키지 대형화 시 실리콘 인터포저 크기 확대가 뒤따른다.

이 과정에서 대형 실리콘 인터포저 제조가 물리적 한계에 근접하고 있다는 분석이 나온다. 실리콘 인터포저 크기 확대에 따라 제조 난도가 상승하고 비용 부담도 증가하면서, 현재 널리 쓰이는 CoWoS-S 구조에서도 실리콘 인터포저 대형화 문제가 부각되고 있다.

일부 제품군에는 CoWoS-S가 계속 적용될 가능성이 제기됐다. 마이크로소프트 'Maia 200' 등에는 CoWoS-S의 지속 적용이 예상됐다. 다만 더 많은 연산 다이와 HBM이 필요한 대규모 AI 반도체를 중심으로는 CoWoS-L로의 전환 확대가 전망됐다.

CoWoS-L은 실리콘 인터포저 내부에 고속 실리콘 브리지를 삽입하는 구조다. 연결 대상은 연산 다이와 HBM이다. 이 같은 구조를 통해 CoWoS-L은 대형 패키지에 대응하고 다이 간 고속 통신을 구현하는 특징을 갖는다.

이러한 강점을 바탕으로 엔비디아·AMD AI 가속기와 메타 'MTIA 400'은 CoWoS-L을 채택했다. AWS·마이크로소프트도 2027년부터 CoWoS-L을 적용할 것으로 예상됐다. 트렌드포스는 시장 흐름을 고려할 때 CoWoS-L이 2028년까지 AI 반도체용 첨단 패키징 시장의 주류가 될 것으로 전망했다.

다만 트렌드포스는 CoWoS-L의 과제로 대형 실리콘 인터포저로 인한 패키지 비용 상승을 꼽았다. 아울러 TSMC의 생산능력이 빠듯한 상황도 제약 요인으로 언급했다. 이에 따라 트렌드포스는 대형 인터포저 의존도를 줄일 수 있는 인텔 EMIB 기술에 대한 관심이 커지고 있다고 봤다.

EMIB는 소형 실리콘 브리지를 패키지 기판에 삽입해 복수 다이를 연결하는 기술이다. 이 기술은 대형 실리콘 인터포저 전체를 사용하지 않고 필요한 구간에만 실리콘 브리지를 배치하는 것이 특징이다. 이에 따라 대형 패키지 구현에 유리하고 비용 측면에서도 이점이 있는 방식으로 평가된다.

인텔은 기존 EMIB를 고도화한 기술인 EMIB-T(Embedded Multi-die Interconnect Bridge-Through-silicon via)를 개발 중이다. EMIB-T 방식은 배선 line/space를 추가로 미세화하고, 마이크로 범프도 추가로 미세화하는 방향으로 설계되고 있다. 여기에 TSV(실리콘 관통 비아)를 적용해 신호 경로를 단축하는 것도 핵심 요소다.

EMIB-T의 예상 도입 시점으로는 구글의 2027년이 거론된다. AWS도 EMIB-T 기술 평가를 진행 중인 것으로 알려졌다.

다만 트렌드포스 분석에 따르면 현재 기술 성숙도와 수율에서는 CoWoS-L이 우위에 있다. 이에 따라 EMIB-T의 향후 확산을 좌우할 핵심 요소로는 수율 개선이 제시된다.

업계 관계자 전언에 따르면 EMIB 기판 수율은 2026년 2분기 약 30%에서 최근 약 45%로 개선됐다. 다만 업계 목표는 EMIB 기판 수율을 올해 4분기 50%, 2027년 1분기 60%로 끌어올리는 데 있다.

EMIB 기판 수율의 주요 변수로는 ABF 기판-실리콘 브리지 간 열팽창계수 차가 꼽힌다. 반복적 고온 공정 중에는 실리콘 브리지의 기판 내 캐비티 정밀 배치가 과제이며, 표면 평탄도 유지도 과제다. 또 브리지 하단 접합용 비전도성 필름(NCF)에서 기포가 발생하면 접착력이 저하되는 문제가 있다.

결국 EMIB-T가 CoWoS-L 대안으로 정착하기 위한 조건은 미세 배선·TSV 등 기술 성능 확보와 대량 생산에서 안정적 수율 확보라는 분석이다.

EMIB-T를 둘러싼 경쟁 범위가 인텔·TSMC 패키징 기술 대결에 한정되지 않고, 이를 받치는 첨단 패키지 기판 영역으로 확대되고 있다. 첨단 패키지 기판 공급업체들의 기술 개발 경쟁도 동시에 심화하는 양상이다.

이런 흐름 속에서 삼성전기가 EMIB-T 관련 시장 진입을 추진하고 있다. LG이노텍도 EMIB-T 관련 시장 진입을 추진하고 있다.

이에 따라 국내외 패키지 기판 업체 간 경쟁이 본격화할 전망이다. 경쟁 주체가 늘어나면서 EMIB-T를 둘러싼 시장 구도도 한층 치열해지는 흐름이다.

반도체 업계 전문가는 AI 반도체의 대형화와 HBM 탑재량 증가가 이뤄질수록 패키징 기술이 성능·생산성·원가에 미치는 영향력이 확대된다고 봤다. 또 다른 반도체 업계 전문가는 CoWoS-L·EMIB-T 기술 경쟁과 첨단 패키지 기판 수율 확보 경쟁이 추가로 격화할 것으로 내다봤다.

출처: 테크월드뉴스 · 박규찬 기자
원문: https://www.epnc.co.kr/news/articleView.html?idxno=407610

참고자료

• https://www.epnc.co.kr/news/articleView.html?idxno=407610