마이크로칩, 1.2V 클럭 버퍼로 첨단 SoC 전압 장벽 낮춘다

마이크로칩테크놀로지가 첨단 반도체용 저전압 클럭 신호의 안정적 공급을 위한 1.2V LVCMOS 클럭 버퍼 제품군을 공개했다. 회사는 9일 1.2V 출력 LVCMOS 클럭 버퍼인 'SY757xx'의 출시를 발표했다.

최근에는 고성능 FPGA·SoC·AI 가속기·차세대 CPU를 중심으로 FinFET 기반 첨단 공정의 적용이 확대되고 있다. 이에 따라 FinFET 기반 첨단 공정 확대로 저전압 클럭 드라이버 수요도 증가하고 있다.

이 같은 변화로 PCB 설계 단계에서는 기존 1.2V LVCMOS 클럭 버퍼 외에도 고전압 클럭 신호를 첨단 디바이스가 요구하는 저전압으로 변환하는 솔루션이 필요해졌다. 단순한 버퍼 공급을 넘어 전압 변환 수단의 중요성이 커진 배경이다.

기존 방식에서는 디스크리트 부품 또는 전압 분배 회로로 전압을 낮췄다. 그러나 이 같은 방식은 듀티 사이클 왜곡 가능성과 신호 무결성 저하 가능성을 안고 있다.

또한 기존 방식은 부품 수 증가로 이어진다. 부품 수 증가는 PCB 설계 복잡성을 확대하고 비용 부담을 발생시키는 요인으로 지목된다.

마이크로칩은 SY757xx 제품군을 활용하는 전략으로 클럭 전압 변환과 분배 문제를 단일 칩에서 해결하려 한다. 이 제품군은 클럭 전압 변환 및 분배를 구현할 수 있도록 설계됐다.

SY757xx 제품군은 넓은 공급전압(VDD)을 지원하고, 넓은 동작 주파수 범위를 지원한다. 또한 다양한 클럭 소스의 전압 레벨을 1.2V1.8V LVCMOS 출력으로 변환할 수 있으며, 일부 제품은 1.2V3.3V 범위의 입력 신호를 지원한다.

이를 통해 3.3V 클럭 신호를 1.2V 클럭 입력을 요구하는 FPGA·SoC에 연결할 수 있다. 그 결과 별도 전압 분배 회로가 필요 없고, 디스크리트 부품도 필요 없다.

아울러 SY757xx 제품군은 0Hz~250MHz 주파수 범위를 지원하며, 애디티브 지터는 최저 26펨토초(fs)다. 이 제품군은 고속 디지털 시스템용 클럭 타이밍 정확성과 신호 무결성 확보를 목적으로 설계됐다.

마이크로칩은 기존 디스크리트 방식과 비교해 전용 클럭 버퍼 기반 접근에서 AC 커플링·바이어싱 최적화와 BOM(부품목록) 비용 절감을 기대할 수 있다고 설명한다. 또 전압 분배 회로를 활용할 경우 충분한 설계 마진 확보가 어려울 가능성이 있고 듀티 사이클 왜곡이 발생할 가능성이 있다고 본다. 이에 따라 전용 클럭 버퍼를 활용하면 설계 부담을 줄일 수 있다고 설명한다.

SY757xx 제품군은 FPGA·SoC의 클럭 분배와 팬아웃 용도로 쓰이는 제품군이다. 적용 분야로는 임베디드 비전·영상 처리, AI·머신러닝 가속, 산업용 제어·IoT, 네트워킹·통신, 신호처리, 임베디드 시스템이 제시됐다.

SY757xx 제품군은 총 11종으로 구성된다. 이 가운데 3종은 양산 중이며, 8종은 제한된 수량의 샘플을 공급 중이다.

SY757xx 제품군에는 8핀 VDFN 패키지와 TDFN 패키지가 적용된다. 이들 공간 절약형 패키지를 통해 PCB 면적 축소가 가능하다.

마문 아부 세이도 마이크로칩 타이밍 및 커뮤니케이션 사업부 부사장은 SY757xx 클럭 버퍼 제품군이 차세대 고성능 FPGA·SoC·CPU 플랫폼의 확대되는 클럭 분배 과제 대응을 지원하며, 초저전력 애디티브 지터와 광범위한 VDD 및 주파수 지원을 단일 칩에 결합해 보드 설계를 간소화하고 부품 수를 축소하면서도 신호 무결성과 타이밍 정확도를 유지할 수 있다고 밝혔다.

출처: 테크월드뉴스 · 박규찬 기자
원문: https://www.epnc.co.kr/news/articleView.html?idxno=406723

참고자료

• https://www.epnc.co.kr/news/articleView.html?idxno=406723