어플라이드 “AI 반도체, 이젠 칩 아닌 시스템 싸움”…HBM 넘어 시스템 통합

어플라이드 머티어리얼즈는 AI 시대 반도체 핵심 경쟁력으로 첨단 패키징·시스템 통합을 제시했다. AI 가속기 성능 제고 방향은 개별 칩 미세화 집중만으로는 부족하며, AI 반도체 경쟁 구도는 칩 단위에서 시스템 단위로 이동하고 있다고 설명했다. 이를 위해 D램·HBM·로직 칩의 하나의 시스템 연결이 필요하며, 목적은 데이터 이동 효율·전력 효율 동시 향상이라고 밝혔다.

어플라이드 머티어리얼즈는 31일 서울 코엑스 오크우드에서 국내 미디어 대상 'AI 시대 산업 동향 및 기술·로드맵' 미디어 브리핑을 개최했다. 브리핑에서는 AI 반도체 시장 변화·차세대 메모리·첨단 패키징 기술 전략을 소개했다. 참석자는 Mukund Srinivasan 어플라이드 머티어리얼즈 그룹 부사장·박광선 머티어리얼즈 코리아 대표였다.

행사 주제는 'AI 메모리 스케일링: D램에서 HBM, 시스템 통합까지'였다. 행사는 AI 확산에 따른 메모리 산업 변화와 어플라이드의 재료공학·첨단 패키징 기술 로드맵에 중점을 뒀다. 어플라이드 머티어리얼즈는 D램, HBM, 로직 칩을 함께 연결하는 첨단 패키징 전략과 관련 기술 로드맵을 소개했다.

박 대표는 환영사에서 1년 전 대비 반도체 산업 성장을 언급하며 첨단 패키징의 중요성이 커졌다고 설명했다. 그는 첨단 패키징의 위상이 단일 칩 성능 한계를 넘어 전체 통합·효율 제고용 전략 기술로 바뀌고 있다고 밝혔다.

박 대표는 이번 행사의 목적이 한국 주요 고객을 대상으로 로직 칩 통합용 패키징 방안을 논의하는 데 있다고 설명했다. 또 AI 시대 핵심 과제로 개별 반도체 성능 향상과 함께 복수 칩을 연결해 하나의 시스템으로 통합하는 일이 중요하다고 말했다.

어플라이드는 AI 컴퓨팅에서 모델 규모 확대와 데이터 처리량 증가가 이어지고 있지만, 대역폭·메모리 용량·에너지 효율의 개선 속도가 AI 수요를 따라가지 못하고 있다고 판단했다. 이로 인해 AI 컴퓨팅이 '메모리 장벽(Memory Wall)' 과제에 직면했으며, 해결책으로 HBM·3D 적층을 포함한 첨단 패키징 기술의 빠른 확대가 필요하다고 봤다.

AI 반도체 성능을 결정하는 요소가 단일 칩 연산 능력에서 메모리-연산 칩 간 데이터 이동·전력 효율·시스템 통합으로 확대되고 있다. 스리니바산 부사장은 프로세서 성능 향상은 지속되고 있지만 메모리 저장·공급 성능이 이를 따라가지 못하면 전체 시스템 성능이 제한된다고 밝혔다.

스리니바산 부사장은 이에 따라 D램 속도·집적도 향상이 필요하다고 밝혔다. 또 HBM 수직 적층의 중요성이 커지고 있으며, 로직·메모리 칩 단일 패키지 통합 기술의 중요성도 확대되고 있다고 설명했다.

어플라이드는 이에 대응하는 전략 4축으로 D램 소자 혁신·HBM 적층·시스템 수준 통합·고객 공동 혁신을 제시했다. 이 가운데 선단 로직 검증 트랜지스터·배선·재료 기술을 D램에 적용해 메모리 속도·전력 효율 향상을 추진하고 있다.

또 TSV·마이크로범프·하이브리드 본딩·열 관리·휨 제어 기술을 활용하고 있다. 이를 통해 HBM 적층 단수 증대를 추진하고 있다.

반도체 통합 방향은 2.5D·3D 패키징·공동광학패키징(CPO)·패널 인터포저 활용을 통해 메모리·연산·연결성의 하나의 최적화된 시스템화로 향하고 있다. 어플라이드는 이런 흐름에 맞춰 지난 6월 AI 칩용 3D 아키텍처 구현 지원 신규 시스템을 공개했다.

이번에 공개한 장비는 CMP·증착·전자빔 계측 시스템이다. 어플라이드는 이를 바탕으로 D램·첨단 패키징 전반의 포트폴리오를 강화하고 있다.

이와 함께 로직급 재료공학 기술의 D램 확대도 주요 흐름으로 제시된다. 스리니바산 부사장은 AI 수요 확대에 따라 D램 기술 로드맵이 변하고 있으며, D램 미세화 난도 상승으로 EUV 적용 확대가 중요해지고 있다고 설명했다.

스리니바산 부사장은 또 선단 로직의 트랜지스터·재료 기술을 메모리 주변회로에 적용하는 방식이 중요하다고 밝혔다. 그 예로 D램 주변회로 트랜지스터 소스·드레인 영역의 실리콘게르마늄(SiGe) 선택적 성장 에피택시가 제시됐으며, 이는 채널 스트레인 형성으로 트랜지스터 성능 향상과 전력 소모 감소 효과를 내는 것으로 설명됐다.

아울러 EUV 적용 확대에 따라 구리 배선층 증가도 전망된다. 이는 하나의 칩 내 메모리 셀·주변회로 집적 확대를 위해 배선층 증설이 필요하기 때문이라고 설명됐다.

D램 내부에서는 주변회로 트랜지스터 구조 변화가 진행되는 가운데, 어플라이드는 로직급 트랜지스터 기술의 D램 적용 방향을 제시했다. 로직급 트랜지스터 기술 적용 효과로는 성능 향상과 전력 효율 향상이 제시됐다.

동시에 HBM은 AI 가속기 성능 지원 핵심 메모리로 자리매김하고 있다. HBM은 TSV 활용한 복수 D램 다이 수직 적층 구조를 통해 구현되며, 이 같은 구현 특성으로 높은 대역폭을 확보한다.

다만 TSV 형성 필요 면적이 존재해 HBM용 D램 다이는 일반 D램 대비 크기 확대 가능성이 있다. 이에 따라 동일 용량 생산 시 HBM은 더 많은 웨이퍼가 필요하다.

이와 관련해 스리니바산 부사장은 HBM 수요 확대가 D램 전공정 장비 수요 증가로 이어질 뿐 아니라, 결과적으로 TSV, 박막화, 본딩, CMP, 계측·검사, 열 관리 등 첨단 패키징 공정 전반의 장비 수요 증가로 이어진다고 강조했다.

이에 따라 어플라이드는 2026년 첨단 패키징 매출 70% 이상 성장 전망을 제시했다. 또 대형 AI 가속기 패키지 구현 위한 패널 레벨 기술 포트폴리오를 강화하고 있으며, NEXX 인수 통해 패널 레벨 전기화학증착(ECD) 기술 확보를 추진하고 있다.

HBM 적층 고도화에 따라 칩 간 연결용 인터커넥트 기술의 중요성이 커지고 있다. 칩 간 연결 기술은 와이어 본딩에서 플립칩, 마이크로범프, TSV 기반 열압착 본딩(TCB), 하이브리드 본딩으로 발전해 왔다.

하이브리드 본딩은 범프를 제거하고 구리를 직접 접합하는 방식이다. 이를 통해 칩 간 연결 피치를 축소할 수 있으며, 높은 I/O 밀도 구현이 가능하다.

어플라이드는 하이브리드 본딩을 통해 제곱밀리미터당 최대 100만 개 수준의 I/O 밀도 구현이 가능하다고 설명했다. 또 데이터 전송에 필요한 에너지도 큰 폭으로 절감할 수 있다고 밝혔다.

어플라이는 지난해 다이-투-웨이퍼 하이브리드 본딩 시스템 'Kinex'를 공개했다. 이는 고성능·저전력 AI 로직 및 메모리 칩 생산을 지원하는 첨단 패키징 기술 강화를 위한 목적이었다.

CPO가 차세대 기술로 주목받고 있다. CPO는 광 기반 데이터 전송을 활용하며, 데이터 전송 방식은 광 신호다. 이는 전기적 인터커넥트 한계 초과를 목적으로 하며, 전자 칩·광학 칩의 패키지 수준 통합 방식으로 거론된다.

광 신호를 쓰는 CPO에 대한 관심 확대 배경에는 AI 데이터센터 처리 데이터 급증이 있다. 이와 함께 CPO는 더 높은 대역폭 구현 가능, 더 낮은 데이터 이동 에너지 구현 가능 측면에서 주목받고 있다.

동시에 대형 AI 가속기용 인터포저에는 대면적화 요구가 커지고 있다. 그러나 기존 300mm 원형 실리콘 웨이퍼로 사각형 인터포저를 생산할 경우 웨이퍼 외곽 면적 손실이 발생한다.

이 같은 한계에 따라 대형 패널 활용 패널 레벨 패키징 기술이 부상하고 있다. 패널 레벨 패키징은 생산성 향상과 비용 절감 효과가 있는 것으로 제시된다.

어플라이드는 패널 인터포저 목표 규격을 단계별로 제시했다. 제시한 규격은 310×310mm, 510×515mm, 장기적 600×600mm다.

어플라이는 차세대 AI 메모리 기술의 신속한 상용화를 위해 고객사와의 공동 연구개발을 확대하고 있다. 박 대표는 그 목적이 차세대 AI 메모리 기술의 신속한 상용화와 고객사 공동 연구개발 가속에 있다고 밝혔다.

박 대표는 메모리 미세화·HBM 적층·첨단 패키징의 난도가 상승하고 있다고 설명했다. 이어 재료·소자·공정·패키징·시스템의 개별 최적화만으로는 한계가 있다고 밝혔다.

어플라이는 EPIC·ACC Korea를 통해 삼성전자·SK하이닉스와 공동 혁신을 추진하고 있다. EPIC은 Equipment and Process Innovation and Commercialization Center의 약칭으로, 고객·파트너·대학·연구기관이 참여하는 공동 혁신 플랫폼이다.

EPIC은 기술 개발 초기 단계부터 협력하고 연구 결과를 양산으로 연계하는 것을 목적으로 운영되고 있다. 2026 회계연도 3분기 기준으로 EPIC 센터에서는 주요 칩 제조사·대학·혁신 파트너 등을 대상으로 한 연구개발 협력 11건이 진행됐다.

박광선 대표는 EPIC를 축으로 삼성전자·SK하이닉스가 EPIC 창립 파트너로 참여한다고 밝혔다. 이어 어플라이드는 SK하이닉스와 차세대 D램·HBM 개발·도입 가속을 목적으로 장기 R&D 파트너십을 체결하고, 실리콘밸리 EPIC 센터 공동 연구를 추진한다고 설명했다.

한국에서는 오산에 어플라이드 컬래버레이션 센터 코리아(ACC Korea)가 구축되며, ACC Korea는 국내 고객의 공동 기술 개발 지원과 양산 검증 지원 역할을 맡는다. 박광선 대표는 한국 R&D 거점과 글로벌 EPIC 센터의 연계를 강조하며, 이 구조가 차세대 반도체 기술의 상용화 기간 단축에 역할을 한다고 밝혔다.

이 같은 흐름 속에서 어플라이드의 AI 메모리 스케일링 전략은 단순 장비 공급 확대를 넘어선다고 제시됐다. 선단 로직 검증 재료공학 기술의 D램 적용, HBM·3D 적층을 통한 메모리 대역폭·용량 향상, 하이브리드 본딩·CPO·패널 인터포저 활용이 포함되며, 메모리·연산·연결성의 하나의 시스템 통합이 전략의 핵심으로 제시됐다.

AI 반도체 경쟁의 초점이 '더 빠른 칩'에서 '더 효율적으로 연결된 시스템'으로 옮겨가는 가운데, 어플라이는 AI 반도체 시장 공략을 강화하는 전략을 제시했으며, 이를 위한 수단으로 D램, HBM, 첨단 패키징, 시스템 통합에 이르는 재료공학 포트폴리오를 내세웠다.

출처: 테크월드뉴스 · 박규찬 기자
원문: https://www.epnc.co.kr/news/articleView.html?idxno=406278

참고자료

• https://www.epnc.co.kr/news/articleView.html?idxno=406278